回收电子元件-为什么CS软件设计比CPU集成电路设计更受欢迎

回收电子元件-为什么CS软件设计比CPU集成电路设计更受欢迎

回收电子元件-为什么CS软件设计比CPU集成电路设计更受欢迎
回收电子元件可靠的公司。

丹尼斯·弗格森的回答
提到,半导体市场整合,由于成本,很少有公司建立自己的处理器。

回收电子元件-为什么CS软件设计比CPU集成电路设计更受欢迎

由于以下几个原因:
1-它更容易进入并提高速度(不是在运行时性能意义上,因为这不是真的: p)。你不需要奇特的工具,开始练习也不需要花费太多。试着用胶带封住一个芯片。你会明白我的意思的。甚至在 FPGA 上做 verilog 都有点痛苦。除了算法正确性之外,还有太多的细节需要担心。软件只是消除了许多令人头疼的问题。它能赚更多的钱。
3-它更接近用户,所以它的应用程序更有针对性。这也是为什么工程学比纯粹的数学更受欢迎的原因,只是比纯粹的数学低一个层次。4- 供求关系。需求量很大,所以受欢迎只是为了让供应量与需求量持平。一个芯片驱动大量的软件(所有这些都需要编写)。你离用户越近,对这样的人才的需求就越大。芯片-> 汇编语言/驱动程序-> 低级语言(c)-> 等-> javascript: >
(发现图表在线)
总之,软件单位工作量的标准化产出比其他任何领域都高。我个人觉得这个事实有点令人不安,因为它在某种程度上暗示了我们(作为一个整体)比智力更重视价值。

原因有几个:1 -更容易在加快速度(不运行时性能意义上的,因为那不是真的:p)。

这确实是一个很好的观点,因为使用高级可编程逻辑可以在硬件上实现通常在软件中实现的东西。成本低,性能显著提高,更高的安全性和市场保护。我想主要的原因是硬件需要更高的初始努力,而且需要像实验室这样的资源,而这并不是每个人都有的。尽管如此,我认为这种情况在未来可能会改变: 考虑一下 Arduino 或 Raspberry。两块板都为每个人或几乎每个人带来了硬件黑客。可能在不久的将来,随着物联网的大发展,这种情况可能会改变,可编程硬件将以 arduino 回收电子元件正规渠道收。 的方式普及到每个人。我设计硬件设备已经很多年了,我有机会使用非常小的可编程逻辑,但是随着现在可用的密度,可以实现更好的东西。

这是有点猜(因为你真的需要进行某种形式的轮询一个权威的回答),但我怀疑,这很大程度上是由于你能做什么和你获得的信息。

这里的大多数答案是正确的,但有点令人沮丧。下面是我的建议: 选择一个非常简单的
处理器,比如6502。学会在汇编程序中编写处理器程序,真的很好。为该处理器编写一个模拟器。让模拟器运行得非常好。现在选择
一条指令
并考虑如何在硬件中实现
一条指令
(基本逻辑门)。按照这个步骤再做一些说明。至少选择一个\”硬\”的(比如,DIV 或 MUL)。在这一点上,你可以设计一个非常,非常,非常简单的处理器,比如4004。如果你仍然感兴趣,在模拟器中建立一个4004。在这一点上,你可能会有几千个小时的时间来完成这个项目,而且你会比99.999% 的工程师和计算机科学家更了解基本的 CPU 设计。你也会知道为什么没有人从零开始设计 cpu。

很多古董标本。

我目前在电路设计领域工作。我只是个初学者。但这是我在电路设计领域有丰富经验的教授在课堂上对我们说的话。\”摩尔定律几乎要到头了。这并不是因为我们不能在同样大小的芯片上安装更多的晶体管,而是因为在历史上第一次安装一个单晶体管的成本上升了。它一直在跟随下降趋势,但现在已经转向上升。\”但是我的教授也说,这并不意味着集成电路设计领域没有更多的创新机会。事实上,现在的重点是理解当前的设计趋势,并修改它们,以优化
功率

速度
,因为这是整个大惊小怪的是: 最小化功耗,同时最大限度地提高速度。当然还有尺寸。虽然在回收电子元件价格App。很多领域都有关于电路设计的研究,但这些领域我都知道:。试着不用时钟跑完一圈。时钟是电路功率损耗的主要来源,目前有研究试图找出在没有时钟的情况下建立电路和操作门的方法。
2.理解人类大脑并尝试用类似的方法建立电路模型。
3.碳纳米管和有机场效应管。
4.3 d 制造。一堆一堆地设计芯片。正如我所说的,我还在学习的过程中,所以这个答案肯定不是完整的。但随着我不断学习,我会努力确保这个答案定期更新。

模拟电路设计更加困难得多。

晶体管晶体管基本上是一个有三个通用工作区域的三端子器件。我以 MOSFET 的例子来说明这个
1。正如它的名字所暗示的那样,它是控制
2的那个。来源-
哪些来源的电荷载体
3。Drain-
它将/接受来自源的费用。使用
1的操作区域。截止
-栅源极端子之间的电压使得没有电流通过源极端子。
2.线性/电阻性
-栅源极端子的电压是这样的: 漏源极被连接在一起,基本上成为一个电压控制电阻器。
3.饱和
-在栅源端的电压使器件成为电压控制的电流源,控制取决于栅源电位,漏极不影响电流(理想情况下)。在这三个区域中,数字电路利用了区域1和区域2——晶体管本质上成为了一个开关。对于一阶,开关在线性区域的电阻和栅源及其它寄生电容决定开关速度。数字芯片中典型的
设备数量很容易达到一百万左右。另一方面,模拟电路在开关应用中主要使用饱和区域以及线性和截止区域。一个模拟电路中的典型设备数量很少,而一个芯片的模拟部分通常只有大约几百个设备。数字设计已经在很大程度上被自回收电子元件回收出价高。动化了,并且通常在更高的抽象层次上更加复杂,层次是
晶体管 > 门 > 寄存器传输 — > 算法 > 随机
。数字设计是从门级以上开始的,通常大部分都是在寄存器传输级。门是广泛的标准化,这界定了基本限制的运作速度的电路。数字设备通常是最小的长度-为了达到更高的运行速度和门的选择取决于他们的\”扇出\”,这基本上确定了多少负荷门可以处理。这种标准化,我相信也是必要的,因为作为一个数字设计师,你不必时不时地回到晶体管的水平,这需要时间和精力,所以你可以看看其他复杂的问题,而不是设计的层次。数字化设计的操作时间大约是设置时间,一旦门被标准化,保持时间和时间。另一方面,模拟设计涉及到对每个设备的注意和设计,并且需要设计的参数数量相当大,在每个时间点都需要人的注意,因此很难实现自动化。参数也必须是
\”交换\”
,因为设备有固定的资源,以及其他规范,如功率。例如,一个基本资源是\”增益-带宽乘积\”。它基本上意味着给定晶体管的增益和带宽的乘积是固定的,你必须损失增益才能得到带宽,反之亦然。设计者必须选择与其他设计者权衡的数量,以使电路工作符合给定的规格,比如说,功率或电压摆动。子系统之间的接口也由参数决定,例如,负载电流,输入输出阻抗。在模拟设计中有更多的权衡,在每一点上,设计者必须处理这样一个事实,即只有当所有的非理想性被处理掉时,电路才是理想的!为了获得更快的设备,晶体管的长度已经降低了很多年,但是对于模拟设计来说就不那么优雅了。数字设计是发生在28纳米(特征尺寸/门长度)和更低的今天,但大多数模拟芯片是在180纳米,一些更多在90纳米和65纳米工艺。这是因为涉及短通道效应的非理想性。由于模拟电路需要一个最小的空间来操作,因此在非理想设备达到性能之前,很难在较低的电源上实现规定的电压波动。这只会变得更具挑战性。那么你打算从哪里开始呢?如果你已经在模拟设计领域工作了一段时间,并且决定转换到数字设计,我觉得你可能在晶体管方面没有那么多的能力,而且必须从系统层面开始着手在更高的抽象层面上看待数字设计。

我将回答这个问题根据我以前的经验。

如果你是电路设计的初学者,可以从 Multisim 或 Proteus 开始。对于初学者来说,Proteus 是一个很好的工具。它具有模拟和 PCB 布局设计。Multisim 是一个用户友好的仿真工具。网上有更多的和教程提到这些工具。你可以很容易地通过它来学习。一切顺利。

这里有两个不同的设计努力- ICs的设计师,和应用程序的设计平台。

我们目前使用的 CPU 体系结构是很古老的,当组件数量很小的时候,我们用硅缩放缩小了它,但是几十年来没有太大的改变。因此,我们遇到了各种限制: CPU 的速度最高达到3 GHz 左右,要使其可用,需要 CPU 使用缓存,最大有效的 l2缓存大约为2 MB,与 SMP 并行只能有效达到约8核——这些在十年前都是真实的。对于 Intel/AMD 来说,它们在总硅中所占的比例仍然很小,但是它们往往顶部有一个巨大的散热器,以弥补效仿20年前 CPU 设计的低效率。把 CPU 基本架构上的缓存、分支预测和其他补丁去掉,实际工作所需的硅就更少了。这就是为什么下一代(针对更多的人工智能)将在内存中进行处理,数以千计的内核遍布内存(NVM) ,而不是一个拥有所有内核(以及有限的 i/o)的大型集成电路。

我想最底线的答案是是的
: )让我精心设计的,只是为了讨论。

回收电子元件-为什么CS软件设计比CPU集成电路设计更受欢迎

原创文章,作者:金和贵金属,如若转载,请注明出处:http://www.cnjxhgjs.com/16624.html

发表评论

邮箱地址不会被公开。 必填项已用*标注